更多“34、串行进位加法器的缺点是运算速度慢,优点是电路结构简单。超前进位加法器的优点是运算速度快,缺点是电路结构复杂。对吗?”相关问题
  • 第1题:

    与4位串行进位加法器比较,使用超前进位全加器的目的是( )

    A.完成自动加法进位

    B.完成4位加法

    C.完成4位串行加法

    D.提高运算速度


    参考答案:D

  • 第2题:

    二进制并行加法器中,采用先行进位的目的是简化电路结构。()


    参考答案:错误

  • 第3题:

    下列是有关超前电路和串行电路的区别,哪些是正确的?()

    A、超前电路中各个结构相同的输入模块有级联信号

    B、串行电路中各个结构相同的输入模块有级联信号

    C、超前电路的速度比串行电路快

    D、超前电路也能被级联使用


    参考答案:BCD

  • 第4题:

    加法器有串行进位和()进位之分。


    参考答案:超前

  • 第5题:

    影响加法器运算速度的主要因素是(5)。

    A.组成全加器的元器件的工作速度

    B.串行进位链的总延迟时间

    C.所有本地进位di产生的速度

    D.所有全加和Qi产生的速度


    正确答案:B
    解析:本题考查加法器的组成。加法器的主要功能是对数进行加法运算,在大多数的中央处理器中,很多其他计算也是经过变换后使用加法器来完成的,一个位加法的逻辑图如下图所示。在上图中,Xi、Yi是加数和被加数;Ci+1是低位进位;Ci是进位;Zi是和。在加法运算器进行运算时,第f位的和除与本位操作数Xi和Yi有关外,还依赖.于低位进位信号,而低位进位信号依赖于更低位的进位信号,而这样的进位逻辑就是串行进位链。因此影响加法器运算速度的主要因素是串行进位链的总延迟时间,而加法器本身求和的延迟时间反而是次要的。

  • 第6题:

    在串行进位的并行加法器中,影响加法器运算速度的关键因素是()。

    A.门电路的级延迟
    B.元器件速度
    C.进位传递延迟
    D.各位加法器速度的不同

    答案:C
    解析:
    加法器是整个运算器的核心,提高加法器的运算速度最直接的方法就是多位并行加法。本题中4个选项均会对加法器的速度产生影响,但只有进位传递延迟对并行加法器的影响最为关键。

  • 第7题:

    加法器采用并行进位的目的是()。

    • A、提高加法器的速度
    • B、快速传递进位信号
    • C、优化加法器结构
    • D、增强加法器功能

    正确答案:B

  • 第8题:

    半加法器和全加法器的区别是()。

    • A、是否产生进位
    • B、是否处理以前的进位
    • C、是否产生和位
    • D、是否处理以前的和位

    正确答案:B

  • 第9题:

    并行加法器采用超前进位的目的是简化电路结构。


    正确答案:错误

  • 第10题:

    单选题
    74182芯片是一个()的进位链集成电路。
    A

    先行进位

    B

    后行进位

    C

    串行进位

    D

    无进位


    正确答案: D
    解析: 暂无解析

  • 第11题:

    单选题
    加法器采用并行进位的目的是()。
    A

    提高加法器的速度

    B

    快速传递进位信号

    C

    优化加法器结构

    D

    增强加法器功能


    正确答案: D
    解析: 暂无解析

  • 第12题:

    单选题
    与4位串行进位加法器比较,使用超前进位全加器的目的是()。
    A

    完成自动加法进位

    B

    完成4位加法

    C

    提高运算速度

    D

    完成4位串行加法


    正确答案: C
    解析: 暂无解析

  • 第13题:

    前进位加法器比串行进位加法器速度慢。()

    此题为判断题(对,错)。


    参考答案:错误

  • 第14题:

    超前进位加法器比行波加器要简单()


    参考答案错误

  • 第15题:

    74182芯片是一个()的进位链集成电路。

    A、先行进位

    B、后行进位

    C、串行进位

    D、无进位


    参考答案:A

  • 第16题:

    半加法器和全加法器的区别是

    A. 是否产生进位

    B. 是否处理以前的进位

    C. 是否产生和位

    D. 是否处理以前的和位


    正确答案:B

  • 第17题:

    电路如图所示,该电路完成的功能是( )。

    A. 8位并行加法器 B. 8位串行加法器
    C. 4位并行加法器 D. 4位串行加法器


    答案:D
    解析:
    解加法器部分是A、B按位串行相加的。
    答案:D

  • 第18题:

    下列关于加法器的说法错误的是()。

    A.实现n位的串行加法器只需1位全加器
    B.实现n位的并行加法器需要n位全加器
    C.影响并行加法器速度的关键固素是加法器的位数的多少
    D.加法器是一种组合逻辑电路

    答案:C
    解析:
    n位的并行加法器有n位的全加器,可同时对数据的各位相加,但低位运算所产生的进位会影响高位的运算结果,所以并行加法器的运算时间主要由进位信号的传递时间决定,而不是加法器位数的多少,选C项。

  • 第19题:

    乘法器的硬件结构通常采用()

    • A、串行加法器和串行移位器
    • B、并行加法器和串行左移
    • C、并行加法器和串行右移
    • D、串行加法器和串行右移

    正确答案:C

  • 第20题:

    采用串行加法器比采用并行加法器的运算速度快。


    正确答案:错误

  • 第21题:

    与4位串行进位加法器比较,使用超前进位全加器的目的是()。

    • A、完成自动加法进位
    • B、完成4位加法
    • C、提高运算速度
    • D、完成4位串行加法

    正确答案:C

  • 第22题:

    单选题
    在定点二进制运算器中,加法运算一般通过()来实现。
    A

    原码运算的二进制加法器

    B

    反码运算的二进制加法器

    C

    补码运算的十进制加法器

    D

    补码运算的二进制加法器


    正确答案: B
    解析: 暂无解析

  • 第23题:

    单选题
    加法器中进位产生函数是()
    A

    Ai+Bi

    B

    Ai⊕Bi

    C

    Ai-Bi

    D

    AiBi


    正确答案: D
    解析: 暂无解析

  • 第24题:

    单选题
    半加法器和全加法器的区别是()。
    A

    是否产生进位

    B

    是否处理以前的进位

    C

    是否产生和位

    D

    是否处理以前的和位


    正确答案: D
    解析: 暂无解析