第1题:
在时钟CP有效的情况下, 触发器输出的新状态等于输入信号的是 触发器。
A.D
B.JK
C.RS
D.T
第2题:
用D触发器作为存储元件,设计一个脉冲异步时序逻辑电路。该电路在输入端x的脉冲作用下,实现3位二进制减1计数的功能,当电路状态为“000”时,在输入脉冲作用下输出端Z产生一个借位脉冲,平时Z输出0。要求: (1)作出状态表和状态图 (2)确定激励函数和输出函数 (3)画出逻辑电路图
第3题:
为了使主从SR触发器在S=R=1时也有确定的状态,可以将两个输出端反馈到输入端,这种触发器称为()。
第4题:
5、触发器有两个互补的输出端(Q)和(Q非)端,触发器的状态指的是______端的状态.(选填:Q、Q非)
第5题:
同步D触发器在CP=1期间,D端输入信号变化时,对输出Q端的状态没有影响。